La mayoría de los algoritmos planteados en la computación neuronal conllevan primordialmente operaciones que son repetitivas y regulares. Por tanto, pueden ser mapeados de forma eficiente a arquitecturas paralelas. Para esta clase de algoritmos una elección arquitectónica atractiva es un array de procesadores sistólicos. Esta aproximación consigue de forma idónea el principio de diseño de un sistema VLSI que explota las arquitecturas paralelas, segmentadas y modulares, además, reduce el hardware de comunicación a interconexiones locales. Esto prepara el terreno para el procesamiento masivamente paralelo, lo que representa una solución viable para el procesamiento de la información hiperespectral en tiempo real. El grupo ha desarrollado implementaciones paralelas de modelos neuronales siguiendo diferentes y novedosos esquemas de particionado y comunicación.
