Actualmente, las redes inalámbricas se han presentado como una alternativa muy atractiva para muchas empresas, ahorrando en instalación y cableado ya que únicamente se necesita un punto de acceso inalámbrico y, quizás, alguna antena repetidora para dar soporte a toda la oficina o edificio. Estas redes también son muy adecuadas para lugares públicos como aeropuertos, plazas, bibliotecas, hoteles o universidades (así sucede en la Universidad de Extremadura, que dispone de una red inalámbrica en todos sus campus).Sin embargo, y por culpa de la misma característica que hace a estas redes tan potentes, que la información viaje por un medio tan accesible como el aire hace que estas redes necesiten de ayuda para evitar la intrusión o el acceso no autorizado a la información que viaja por las mismas. Hasta hace poco, se utilizaba el algoritmo WEP, pero este algoritmo, aunque rápido y simple, es insuficiente para garantizar la seguridad de la información: tiene una clave de 128 bits como máximo que incluye 24 bits de un vector de iniciación que viaja en texto plano dentro de cada paquete y que es aleatorio. Esto hace que la clave sea más corta y fácil de obtener tras capturar un número de paquetes adecuado. Por tanto, es necesario utilizar algoritmos más seguros, como el algoritmo AES, que actualmente es el utilizado en el protocolo WPA2 usado en las redes inalámbricas.Por otra parte, ya que cada vez las redes son más rápidas, tanto las tradicionales como las inalámbricas, los algoritmos de encriptación dedicados a la seguridad de redes de información deben ser muy rápidos para evitar que reduzcan en exceso la velocidad de la red. Para ello, una de las opciones más utilizadas es la implementación de estos algoritmos mediante FPGAs, dispositivos que combinan las ventajas de la flexibilidad del software con el rendimiento y la capacidad de paralelización del hardware. Además, algunos de estos dispositivos (los más modernos) incluyen elementos empotrados como memorias, multiplicadores o incluso procesadores de propósito general, y permiten la utilización de reconfiguración dinámica parcial, dando aún más flexibilidad al diseño.En este trabajo hemos tomado todas estas características para implementar algoritmos criptográficos eficientes y de alto rendimiento mediante FPGAs, creando nuestra propia metodología de diseño que incluye la interacción de dos lenguajes de descripción de hardware (VHDL y Handel-C), técnicas de paralelización (replicación y segmentación) y reconfiguración dinámica y parcial (mediante JBits).Para ello, hemos utilizado elementos reconfigurables ya conocidos, como los multiplicadores por constante o KCMs, y hemos diseñado nuestros propios elementos reconfigurables, como los sumadores por constante o KCAs. También hemos usado los elementos embebidos de los que dispone nuestra FPGA, como son los multiplicadores MULT18x18S.Por último, en este documento hemos introducido el trabajo que estamos llevando a cabo actualmente. Este trabajo consiste en la utilización de otra FPGA para implementar internamente varios procesadores de propósito general, tanto hardcore o embebidos como softcore o implementados con los propios recursos de la FPGA. El objetivo final de este trabajo es la construcción de un cluster de FPGAs, cada una de las cuales tenga nueve procesadores internos (es decir, internamente cada FPGA constará de un MPSOC -MultiProcessor System On Chip).